1
.已知维持阻塞结?/p>
D
触发器各输入端的电压波形如图所示,试画?/p>
Q
?/p>
Q
端对应的电压波形?/p>
R
D
2
Q
Q
CP
S
R
D
1
D
1
Cl
&
1D
t
t
t
t
0
0
0
CP
D
R
D
1
D
2
0
2.
为了?/p>
74LS138
译码器的第十脚(
Y
5
)输出为低电平,试标出各输入端应置的逻辑电平?/p>
3.
分析图示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明电?/p>
能否自启动?/p>
1J
1
K
CP
Cl
1J
1
K
Cl
1J
1
K
Cl
&
FF
1
FF
2
FF
3
Q
1
Q
2
Q
3
Y
Y
0
Y
1
Y
2
Y
3
Y
4
Y
5
Y
6
Y
7
G
1
G
2A
G
2B
A
0
A
1
A
2
74LS138
A
B
C
+5 V
数据输入
D
地址输入
4.
试用下降沿触发的
D
触发器设计一同步时序电路,其状态图如图?/p>
a
)所示,
S0
?/p>
S1
?/p>
S2
的编码如图(
b
)所示?/p>
S
0
S
1
S
2
1/0
0/0
0/0
1/1
0/0
1/0
?/p>
a
?/p>
?/p>
b
?/p>
5.
?/p>
555
定时器构成的锯齿波发生器如图所示,三极?/p>
T
和电?/p>
R
1
?/p>
R
2
?/p>
R
e
构成恒流源,给定时电?/p>
C
充电。画?/p>
当触发输入端输入负脉冲后,电容电?/p>
v
C
?/p>
555
输出?/p>
v
O
的波形,并计算电路的输出脉宽?/p>
S
0
S
1
S
2
?
Q
0
Q
1