新建
上传
首页
助手
最?/div>
资料?/div>
工具

 

 

实验?/p>

 

计数器及其应用设计仿真报?/p>

 

实现方式?/p>

multisim

仿真

 

 

 

一、用

74LS192

设计一个具有复位功能的?/p>

24

加法计数?/p>

 

设计思路?/p>

模为

24

,所以需要两?/p>

74192

?/p>

XFG1

是信号发生器,作

为输入计数脉冲从

U5

?/p>

UP

端输入,

ABCD

为数据输入端?/p>

LOAD

为置数端,输入低电平有效?/p>

CLR

为复位端,输入高电电平有效,

QAQBQCQD

位数据输出端,输出高电平有效?/p>

BO

?/p>

CO

分别为?/p>

位端和进位端?/p>

输出低电平有效?/p>

U4

为高?/p>

(十位)

?/p>

U5

为低?/p>

(个

位)

?/p>

?/p>

U5

个位加计数到

1001

之后产生一个进位信号,

向高?/p>

U4UP

输入一个有效的进位信号?/p>

每输入一个有效信号,

U4

端加计数一次,

直到

U4

输出?/p>

0010

的同?/p>

U5

输出?/p>

0100

,与非门

U3A

有效输出

0

,再通过一个由与非门构成的等效非门输出?/p>

1

,同时给

U4

?/p>

U5

?/p>

CLR

复位端一个有效信号,

?/p>

U4

?/p>

U5

?/p>

ABCD

同时复为

0000

?/p>

重复以上步骤,即一个模?/p>

24

的加计数器?/p>

 

 

 

 

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

 

 

实验?/p>

 

计数器及其应用设计仿真报?/p>

 

实现方式?/p>

multisim

仿真

 

 

 

一、用

74LS192

设计一个具有复位功能的?/p>

24

加法计数?/p>

 

设计思路?/p>

模为

24

,所以需要两?/p>

74192

?/p>

XFG1

是信号发生器,作

为输入计数脉冲从

U5

?/p>

UP

端输入,

ABCD

为数据输入端?/p>

LOAD

为置数端,输入低电平有效?/p>

CLR

为复位端,输入高电电平有效,

QAQBQCQD

位数据输出端,输出高电平有效?/p>

BO

?/p>

CO

分别为?/p>

位端和进位端?/p>

输出低电平有效?/p>

U4

为高?/p>

(十位)

?/p>

U5

为低?/p>

(个

位)

?/p>

?/p>

U5

个位加计数到

1001

之后产生一个进位信号,

向高?/p>

U4UP

输入一个有效的进位信号?/p>

每输入一个有效信号,

U4

端加计数一次,

直到

U4

输出?/p>

0010

的同?/p>

U5

输出?/p>

0100

,与非门

U3A

有效输出

0

,再通过一个由与非门构成的等效非门输出?/p>

1

,同时给

U4

?/p>

U5

?/p>

CLR

复位端一个有效信号,

?/p>

U4

?/p>

U5

?/p>

ABCD

同时复为

0000

?/p>

重复以上步骤,即一个模?/p>

24

的加计数器?/p>

 

 

 

 

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

 

 

实验?/p>

 

计数器及其应用设计仿真报?/p>

 

实现方式?/p>

multisim

仿真

 

 

 

一、用

74LS192

设计一个具有复位功能的?/p>

24

加法计数?/p>

 

设计思路?/p>

模为

24

,所以需要两?/p>

74192

?/p>

XFG1

是信号发生器,作

为输入计数脉冲从

U5

?/p>

UP

端输入,

ABCD

为数据输入端?/p>

LOAD

为置数端,输入低电平有效?/p>

CLR

为复位端,输入高电电平有效,

QAQBQCQD

位数据输出端,输出高电平有效?/p>

BO

?/p>

CO

分别为?/p>

位端和进位端?/p>

输出低电平有效?/p>

U4

为高?/p>

(十位)

?/p>

U5

为低?/p>

(个

位)

?/p>

?/p>

U5

个位加计数到

1001

之后产生一个进位信号,

向高?/p>

U4UP

输入一个有效的进位信号?/p>

每输入一个有效信号,

U4

端加计数一次,

直到

U4

输出?/p>

0010

的同?/p>

U5

输出?/p>

0100

,与非门

U3A

有效输出

0

,再通过一个由与非门构成的等效非门输出?/p>

1

,同时给

U4

?/p>

U5

?/p>

CLR

复位端一个有效信号,

?/p>

U4

?/p>

U5

?/p>

ABCD

同时复为

0000

?/p>

重复以上步骤,即一个模?/p>

24

的加计数器?/p>

 

 

 

 

Ͼλ">
Ͼλ
Ŀ

数电实验仿真 - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

 

 

实验?/p>

 

计数器及其应用设计仿真报?/p>

 

实现方式?/p>

multisim

仿真

 

 

 

一、用

74LS192

设计一个具有复位功能的?/p>

24

加法计数?/p>

 

设计思路?/p>

模为

24

,所以需要两?/p>

74192

?/p>

XFG1

是信号发生器,作

为输入计数脉冲从

U5

?/p>

UP

端输入,

ABCD

为数据输入端?/p>

LOAD

为置数端,输入低电平有效?/p>

CLR

为复位端,输入高电电平有效,

QAQBQCQD

位数据输出端,输出高电平有效?/p>

BO

?/p>

CO

分别为?/p>

位端和进位端?/p>

输出低电平有效?/p>

U4

为高?/p>

(十位)

?/p>

U5

为低?/p>

(个

位)

?/p>

?/p>

U5

个位加计数到

1001

之后产生一个进位信号,

向高?/p>

U4UP

输入一个有效的进位信号?/p>

每输入一个有效信号,

U4

端加计数一次,

直到

U4

输出?/p>

0010

的同?/p>

U5

输出?/p>

0100

,与非门

U3A

有效输出

0

,再通过一个由与非门构成的等效非门输出?/p>

1

,同时给

U4

?/p>

U5

?/p>

CLR

复位端一个有效信号,

?/p>

U4

?/p>

U5

?/p>

ABCD

同时复为

0000

?/p>

重复以上步骤,即一个模?/p>

24

的加计数器?/p>

 

 

 

 



ļ׺.doc޸Ϊ.docĶ

  • ӢҸſκϰ
  • 3900ӡʹ˵(1810Ҳͨ)
  • ԭӦϰ⼰
  • úˮӰչ̵ķ͸Ľ
  • QGraphicѧϰʼ - ͼ
  • ߵȴҵ ڶʽ
  • 2015-2020йҵҵ״Ͷʷձ
  • ʸ˼Ӣ˼дͼ֮ͼд
  • ν̰жĸ
  • תƽӵǼƶȼ

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)