新建
上传
首页
助手
最?/div>
资料?/div>
工具

1

:什么是同步逻辑和异步逻辑?(汉王?/p>

 

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系?/p>

 

同步时序逻辑电路的特点:

各触发器的时钟端全部连接在一起,

并接在系统时钟端?/p>

?/p>

有当时钟脉冲到来时,

电路的状态才能改变?/p>

改变后的状态将一直保持到下一个时钟脉冲的

到来,此时无论外部输?/p>

 

x 

有无变化,状态表中的每个状态都是稳定的?/p>

    

     

 

异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带?/p>

钟的触发器和延迟元件作为存储元件?/p>

电路中没有统一的时钟,

电路状态的改变由外部输?/p>

的变化直接引起?/p>

 

  

2

:同步电路和异步电路的区别:

 

同步电路?/p>

存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源?/p>

因而所有触?/p>

器的状态的变化都与所加的时钟脉冲信号同步?/p>

 

异步电路?/p>

电路没有统一的时钟,

有些触发器的时钟输入端与时钟脉冲源相连,

只有?/p>

些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步?/p>

 

  

3

:时序设计的实质?/p>

 

时序设计的实质就是满足每一个触发器的建?/p>

/

保持时间的要求?/p>

 

  

4

:建立时间与保持时间的概念?

 

建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间?/p>

 

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间?/p>

 

  

5

:为什么触发器要满足建立时间和保持时间?/p>

 

因为触发器内部数据的形成是需要一定的时间的,

如果不满足建立和保持时间?/p>

触发?/p>

将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在

0

?/p>

1

之间变化,这时需要经?/p>

一个恢复时间,

其输出才能稳定,

但稳定后的值并不一定是你的输入值?/p>

这就是为什么要?/p>

两级触发器来同步异步输入信号?/p>

这样做可以防止由于异步输入信号对于本级时钟可能不?/p>

足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播?/p>

 

 

(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的

D

端像一个锁

存器在接受数据,

为了稳定的设置前级门的状态需要一段稳定时间;

需要保持时间是因为?/p>

时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间?/p>

 

  

6

:什么是亚稳态?为什么两级触发器可以防止亚稳态传播?

 

       

这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内?/p>

达一个可以确认的状态?/p>

使用两级触发器来使异步电路同步化的电路其实叫?/p>

?/p>

一位同步器

?/p>

?/p>

他只能用来对一位异步信号进行同步?/p>

两级触发器可防止亚稳态传播的原理?/p>

假设第一级触

发器的输入不满足其建立保持时间,

它在第一个脉冲沿到来后输出的数据就为亚稳态,

那么

在下一个脉冲沿到来之前?/p>

其输出的亚稳态数据在一段恢复时间后必须稳定下来?/p>

而且稳定

的数据必须满足第二级触发器的建立时间?/p>

如果都满足了?/p>

在下一个脉冲沿到来时,

第二?/p>

触发器将不会出现亚稳态,因为其输入端的数据满足其建立保持时间?/p>

同步器有效的条件?/p>

第一级触发器进入亚稳态后的恢复时?/p>

 

+ 

第二级触发器的建立时?/p>

 

< = 

时钟周期

?/p>

 

Ͼλ
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1

:什么是同步逻辑和异步逻辑?(汉王?/p>

 

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系?/p>

 

同步时序逻辑电路的特点:

各触发器的时钟端全部连接在一起,

并接在系统时钟端?/p>

?/p>

有当时钟脉冲到来时,

电路的状态才能改变?/p>

改变后的状态将一直保持到下一个时钟脉冲的

到来,此时无论外部输?/p>

 

x 

有无变化,状态表中的每个状态都是稳定的?/p>

    

     

 

异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带?/p>

钟的触发器和延迟元件作为存储元件?/p>

电路中没有统一的时钟,

电路状态的改变由外部输?/p>

的变化直接引起?/p>

 

  

2

:同步电路和异步电路的区别:

 

同步电路?/p>

存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源?/p>

因而所有触?/p>

器的状态的变化都与所加的时钟脉冲信号同步?/p>

 

异步电路?/p>

电路没有统一的时钟,

有些触发器的时钟输入端与时钟脉冲源相连,

只有?/p>

些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步?/p>

 

  

3

:时序设计的实质?/p>

 

时序设计的实质就是满足每一个触发器的建?/p>

/

保持时间的要求?/p>

 

  

4

:建立时间与保持时间的概念?

 

建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间?/p>

 

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间?/p>

 

  

5

:为什么触发器要满足建立时间和保持时间?/p>

 

因为触发器内部数据的形成是需要一定的时间的,

如果不满足建立和保持时间?/p>

触发?/p>

将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在

0

?/p>

1

之间变化,这时需要经?/p>

一个恢复时间,

其输出才能稳定,

但稳定后的值并不一定是你的输入值?/p>

这就是为什么要?/p>

两级触发器来同步异步输入信号?/p>

这样做可以防止由于异步输入信号对于本级时钟可能不?/p>

足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播?/p>

 

 

(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的

D

端像一个锁

存器在接受数据,

为了稳定的设置前级门的状态需要一段稳定时间;

需要保持时间是因为?/p>

时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间?/p>

 

  

6

:什么是亚稳态?为什么两级触发器可以防止亚稳态传播?

 

       

这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内?/p>

达一个可以确认的状态?/p>

使用两级触发器来使异步电路同步化的电路其实叫?/p>

?/p>

一位同步器

?/p>

?/p>

他只能用来对一位异步信号进行同步?/p>

两级触发器可防止亚稳态传播的原理?/p>

假设第一级触

发器的输入不满足其建立保持时间,

它在第一个脉冲沿到来后输出的数据就为亚稳态,

那么

在下一个脉冲沿到来之前?/p>

其输出的亚稳态数据在一段恢复时间后必须稳定下来?/p>

而且稳定

的数据必须满足第二级触发器的建立时间?/p>

如果都满足了?/p>

在下一个脉冲沿到来时,

第二?/p>

触发器将不会出现亚稳态,因为其输入端的数据满足其建立保持时间?/p>

同步器有效的条件?/p>

第一级触发器进入亚稳态后的恢复时?/p>

 

+ 

第二级触发器的建立时?/p>

 

< = 

时钟周期

?/p>

 

">
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1

:什么是同步逻辑和异步逻辑?(汉王?/p>

 

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系?/p>

 

同步时序逻辑电路的特点:

各触发器的时钟端全部连接在一起,

并接在系统时钟端?/p>

?/p>

有当时钟脉冲到来时,

电路的状态才能改变?/p>

改变后的状态将一直保持到下一个时钟脉冲的

到来,此时无论外部输?/p>

 

x 

有无变化,状态表中的每个状态都是稳定的?/p>

    

     

 

异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带?/p>

钟的触发器和延迟元件作为存储元件?/p>

电路中没有统一的时钟,

电路状态的改变由外部输?/p>

的变化直接引起?/p>

 

  

2

:同步电路和异步电路的区别:

 

同步电路?/p>

存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源?/p>

因而所有触?/p>

器的状态的变化都与所加的时钟脉冲信号同步?/p>

 

异步电路?/p>

电路没有统一的时钟,

有些触发器的时钟输入端与时钟脉冲源相连,

只有?/p>

些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步?/p>

 

  

3

:时序设计的实质?/p>

 

时序设计的实质就是满足每一个触发器的建?/p>

/

保持时间的要求?/p>

 

  

4

:建立时间与保持时间的概念?

 

建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间?/p>

 

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间?/p>

 

  

5

:为什么触发器要满足建立时间和保持时间?/p>

 

因为触发器内部数据的形成是需要一定的时间的,

如果不满足建立和保持时间?/p>

触发?/p>

将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在

0

?/p>

1

之间变化,这时需要经?/p>

一个恢复时间,

其输出才能稳定,

但稳定后的值并不一定是你的输入值?/p>

这就是为什么要?/p>

两级触发器来同步异步输入信号?/p>

这样做可以防止由于异步输入信号对于本级时钟可能不?/p>

足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播?/p>

 

 

(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的

D

端像一个锁

存器在接受数据,

为了稳定的设置前级门的状态需要一段稳定时间;

需要保持时间是因为?/p>

时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间?/p>

 

  

6

:什么是亚稳态?为什么两级触发器可以防止亚稳态传播?

 

       

这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内?/p>

达一个可以确认的状态?/p>

使用两级触发器来使异步电路同步化的电路其实叫?/p>

?/p>

一位同步器

?/p>

?/p>

他只能用来对一位异步信号进行同步?/p>

两级触发器可防止亚稳态传播的原理?/p>

假设第一级触

发器的输入不满足其建立保持时间,

它在第一个脉冲沿到来后输出的数据就为亚稳态,

那么

在下一个脉冲沿到来之前?/p>

其输出的亚稳态数据在一段恢复时间后必须稳定下来?/p>

而且稳定

的数据必须满足第二级触发器的建立时间?/p>

如果都满足了?/p>

在下一个脉冲沿到来时,

第二?/p>

触发器将不会出现亚稳态,因为其输入端的数据满足其建立保持时间?/p>

同步器有效的条件?/p>

第一级触发器进入亚稳态后的恢复时?/p>

 

+ 

第二级触发器的建立时?/p>

 

< = 

时钟周期

?/p>

 

Ͼλ">
Ͼλ
Ŀ

数字IC设计工程师笔试面试经?00?大部分有答案) - 百度文库
新建
上传
首页
助手
最?/div>
资料?/div>
工具

1

:什么是同步逻辑和异步逻辑?(汉王?/p>

 

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系?/p>

 

同步时序逻辑电路的特点:

各触发器的时钟端全部连接在一起,

并接在系统时钟端?/p>

?/p>

有当时钟脉冲到来时,

电路的状态才能改变?/p>

改变后的状态将一直保持到下一个时钟脉冲的

到来,此时无论外部输?/p>

 

x 

有无变化,状态表中的每个状态都是稳定的?/p>

    

     

 

异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带?/p>

钟的触发器和延迟元件作为存储元件?/p>

电路中没有统一的时钟,

电路状态的改变由外部输?/p>

的变化直接引起?/p>

 

  

2

:同步电路和异步电路的区别:

 

同步电路?/p>

存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源?/p>

因而所有触?/p>

器的状态的变化都与所加的时钟脉冲信号同步?/p>

 

异步电路?/p>

电路没有统一的时钟,

有些触发器的时钟输入端与时钟脉冲源相连,

只有?/p>

些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步?/p>

 

  

3

:时序设计的实质?/p>

 

时序设计的实质就是满足每一个触发器的建?/p>

/

保持时间的要求?/p>

 

  

4

:建立时间与保持时间的概念?

 

建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间?/p>

 

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间?/p>

 

  

5

:为什么触发器要满足建立时间和保持时间?/p>

 

因为触发器内部数据的形成是需要一定的时间的,

如果不满足建立和保持时间?/p>

触发?/p>

将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在

0

?/p>

1

之间变化,这时需要经?/p>

一个恢复时间,

其输出才能稳定,

但稳定后的值并不一定是你的输入值?/p>

这就是为什么要?/p>

两级触发器来同步异步输入信号?/p>

这样做可以防止由于异步输入信号对于本级时钟可能不?/p>

足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播?/p>

 

 

(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的

D

端像一个锁

存器在接受数据,

为了稳定的设置前级门的状态需要一段稳定时间;

需要保持时间是因为?/p>

时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间?/p>

 

  

6

:什么是亚稳态?为什么两级触发器可以防止亚稳态传播?

 

       

这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内?/p>

达一个可以确认的状态?/p>

使用两级触发器来使异步电路同步化的电路其实叫?/p>

?/p>

一位同步器

?/p>

?/p>

他只能用来对一位异步信号进行同步?/p>

两级触发器可防止亚稳态传播的原理?/p>

假设第一级触

发器的输入不满足其建立保持时间,

它在第一个脉冲沿到来后输出的数据就为亚稳态,

那么

在下一个脉冲沿到来之前?/p>

其输出的亚稳态数据在一段恢复时间后必须稳定下来?/p>

而且稳定

的数据必须满足第二级触发器的建立时间?/p>

如果都满足了?/p>

在下一个脉冲沿到来时,

第二?/p>

触发器将不会出现亚稳态,因为其输入端的数据满足其建立保持时间?/p>

同步器有效的条件?/p>

第一级触发器进入亚稳态后的恢复时?/p>

 

+ 

第二级触发器的建立时?/p>

 

< = 

时钟周期

?/p>

 



ļ׺.doc޸Ϊ.docĶ

  • лѧϰ(ѡ)
  • Ṥ
  • ʮ塱صĿ-Ŀо - ͼ
  • ׶԰Բı
  • 2020ƶ俼⡾ͨš188(׼)
  • 山东省固定资产投资与GDP关系的实证分?- 百度文库
  • Guide-windows azure ֲ
  • ߿Ӣһָϰ﷨ϰ(5)()
  • źŹ߼.
  • һ꼶ѧϲ3Ԫ1-5ʶͼӼ̲ķ˽̰

վ

԰ Ͼλ
ϵͷ779662525#qq.com(#滻Ϊ@)