MIG2.0
鏄?/p>
Xilinx
鍐呭祵鍦?/p>
ISE
涓敤鏉ョ敓鎴愬悇绉?/p>
IP
鏍哥殑杞欢宸ュ叿锛屽彲浠ョ敤瀹冩潵鐩存帴鐢熸垚
DDR2
鎺у埗鍣ㄨ璁℃ā鍧楋紝妯″潡鍖呭惈鍙嚜鐢变慨鏀圭殑
HDL
婧愪唬鐮佸拰绾︽潫鏂囦欢銆傜敤鎴峰彲浠ュ湪
MIG
鐨?/p>
GUI
鍥惧舰鐣岄潰鏍规嵁鎵�閫夌殑瀛樺偍鍣ㄤ欢閫夋嫨瀵瑰簲妯℃澘銆佹�荤嚎瀹藉害鍜岄�熷害绾у埆锛屽苟璁剧疆
CAS
寤?/p>
杩熴�佺獊鍙戦暱搴︺�佸紩鑴氬垎閰嶇瓑鍏抽敭鍙傛暟銆傚鏋滄墍閫夊櫒浠朵笌
MIG
鎵�鍒楁ā鏉夸笉鐩哥锛屽彲鍦ㄤ唬鐮佺敓
鎴愬悗鐏垫椿淇敼杩欎簺浠ｇ爜銆?/p>
DDR2
SDRAM
鎺у埗鍣ㄥ弬鑰冭璁′富瑕佸寘鍚洓涓ā鍧楋細
Infrastructure
module(
鍩虹妯″潡
)
銆?/p>
Data_Path module(
鏁版嵁閫氶亾妯″潡
)
銆?/p>
Controller module
锛堟帶鍒舵ā鍧楋級
鍜?/p>
IOBs module
锛堣緭鍏ヨ緭鍑?/p>
鎺ュ彛妯″潡锛?/p>
銆?/p>
Infrastructure module
浜х敓鎺у埗鍣ㄥ伐浣滅殑鏃堕挓鍜屽浣嶄俊鍙凤紝鏃堕挓淇″彿鐢卞唴閮ㄧ殑
DCM
锛堟椂
閽熺鐞嗗崟鍏冿級
瀵瑰閮ㄨ緭鍏ョ殑鏃堕挓鍊嶉浜х敓锛?/p>
妯″潡杩樺寘鍚竴涓欢杩熸牎鍑嗙洃瑙嗗櫒锛?/p>
鐢ㄦ潵鏍″噯璇绘暟
鎹�夐�氳剦鍐诧紙
DQS
锛夊璇绘暟鎹紙
DQ
锛夌殑寤惰繜锛屼娇璇绘暟鎹�夐�氳剦鍐茶竟娌挎纭榻?/p>
DQ
鏈夋晥绐?/p>
鍙ｇ殑涓棿浣嶇疆锛屼互渚挎纭攣瀛樿鏁版嵁銆?/p>
Data_Path module
璐熻矗浼犺緭鏁版嵁锛屽湪鍐欐搷浣滄椂灏嗗啓鏁版嵁浼犻�佺粰
DDR2 SDRAM
锛涘湪璇绘搷
浣滄椂灏?/p>
DDR2
鍙戦�佽繃鏉ョ殑鏁版嵁瀵勫瓨骞跺悓姝ュ埌绯荤粺鏃堕挓鍘汇�?/p>
Controller module
璐熻矗
DDR2 SDRAM
鐨勪笂鐢靛垵濮嬪寲锛屽湪鍒濆鍖栧悗鎺ユ敹鐢ㄦ埛鐨勬寚浠ゅ苟灏?/p>
鍏惰瘧鐮佷骇鐢熻鍐欏拰鐩稿叧鐨勬帶鍒朵俊鍙凤紝
姝ゅ鎺у埗鍣ㄤ篃涓哄叾浠栨ā鍧楁彁渚涙帶鍒朵俊鍙蜂互杈呭姪杩欎簺妯″潡
瀹屾垚鍏跺姛鑳姐�?/p>
鎺у埗鍣ㄦ墍鏈夌殑杈撳叆
/
杈撳嚭淇″彿閮藉湪
IOBs
module
涓鎺ユ敹鎴栬�呭彂閫侊紝鑰屾墍鏈夊湴鍧�鍜屾帶鍒?/p>
淇″彿鍦?/p>
IOB
涓兘鐢ㄨЕ鍙戝櫒鎵撲竴鎷嶅悗鍐嶈閫佸嚭锛屼互鏈�澶ч檺搴︾殑婊¤冻
DDR2
SDRAM
鐨勫缓绔嬪拰
淇濇寔鏃堕棿銆?/p>
鐢ㄦ埛鎺ュ彛淇″彿
淇″彿鍚嶇О
鏂瑰悜
鎻忚堪
reset_in
I
绯荤粺澶嶄綅
user_input_data[31:0]
I
鍐欐暟鎹紝
DQS
鐨勪笂鍗囨部浼犻�佸啓鏁版嵁鐨勯珮
16
浣嶏紝
DQS
鐨勪笅闄嶆部浼犻�佸啓鏁版嵁鐨勪綆
16
浣?/p>
user_data_mask[3:0]
I
鍐欐暟鎹殑鏁版嵁灞忚斀浣嶏紝
楂?/p>
2
浣嶈礋璐ｄ笂鍗囨部鏁版嵁鐨勫睆钄斤紝
浣?/p>
2
浣嶈礋璐ｄ笅闄嶆部鏁版嵁鐨勫睆钄?/p>
user_output_data[31:0]
O
璇诲嚭鏁版嵁
user_data_valid
I
涓衡�?/p>
1
鈥欐椂浠ｈ〃璇诲嚭鏁版嵁鏈夋晥
user_input_address[22:0]
I
琛屽垪鍦板潃锛岃鍦板潃鍦ㄩ珮浣嶏紝鍒楀湴鍧�鍦ㄤ綆浣?/p>
user_bank_address[1:0]
I
DDR2 SDRAM
鐨?/p>
bank
鍦板潃